PCB布局初學者如何理解差分信號

什么是差分信號？ 一般來說，驅動器發送兩個相等且相反的信號，接收器通過比較兩個電壓的差值來判斷邏輯狀態是“0”還是“1”。 承載差分信號的一對線稱為差分線。 如何計算差分線路阻抗？ 各種差分信號的阻抗是不同的，比如USB D+D-，差分線阻抗為90歐姆，1394的差分線阻抗為110歐姆。 您最好先查閱規格或相關信息。 阻抗計算工具有很多，比如polar的si9000。 影響差分阻抗的因素包括線寬、差分線間距、介電常數和介質厚度（差分線與參考平面之間的介質厚度）。 一般通過調節差分線距和線寬來控制差分阻抗。 制作電路板時，制造商還應說明哪些線應控制阻抗。 差分信號使用數值來表示兩個物理量之間的差異。 嚴格來說，所有電壓信號都是差分的，因為一個電壓只能相對于另一個電壓。 在某些系統中，系統接地用作電壓參考點。 當“地”用作電壓測量參考時，這種信號規劃稱為單端。 我們使用這個術語是因為信號由單個導體上的電壓表示。

對于PCB layout工程師來說，最重要的是確保差分布線的這些優勢能夠在實際布線中得到充分利用。 也許接觸過Layout的人都會明白差分布線的一般要求。 PCB的設計是“等長、等距”。 等長是為了保證兩路差分信號始終保持相反的極性，減少共模成分； IsometrIC主要用于保證差分阻抗的一致性，減少反射。 “盡可能接近”的原則有時也是差分路由的要求之一。 差分走線也可以走在不同的信號層，但一般不推薦，因為不同層產生的阻抗和過孔的差異會破壞差模傳輸的效果并引入共模噪聲。 另外，如果相鄰兩層耦合不緊密，差分走線的抗噪聲能力也會降低。 不過，如果差分走線與周圍走線之間的距離合適，串擾就不會成為問題。 在普通頻率（GHz以下）下，EMI不會成為嚴重問題。 實驗表明，距離500Mils的差分線在3米外的輻射能量衰減已達到60dB，足以滿足FCC的電磁輻射標準。 因此，設計者無需過多擔心差分線耦合不足導致的電磁不兼容問題。 然而，所有這些規則并不難復制。 許多工程師似乎并不了解高速差分信號傳輸的本質。 下面重點介紹PCB板差分信號設計中常見的幾種錯誤。

差分走線必須彼此靠近。 閉合差分布線的目的是為了增強它們的耦合，這樣不僅可以提高它們的抗噪聲能力，而且可以充分利用磁場的相反極性來抵消對外界的電磁干擾。 雖然這種方法在大多數情況下非常有益，但它并不是絕對的。 如果我們能夠保證它們完全屏蔽外界干擾，那么我們就不需要通過相互之間的強耦合來達到抗干擾和抑制EMI的目的。 如何才能保證差分布線有良好的隔離和屏蔽呢？ 增加線路與其他信號之間的距離是最基本的方法之一。 電磁場的能量隨著距離的增加呈平方關系減小。 一般來說，當線間距超過線寬的4倍時，它們之間的干擾極弱，可以忽略不計。 另外，地平面的隔離也能起到很好的屏蔽作用。 這種結構常用于高頻（10G以上）IC封裝PCB的設計。 稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0）。 PCB組裝和PCB加工廠家介紹PCB Layout初學者如何理解差分信號。