

多層 PCB 設計的 EMI 解決方案
解決電磁干擾問題的方法有很多。 現代EMI抑制方法包括:采用EMI抑制涂層、選擇合適的EMI抑制備件、EMI仿真設計等。本文從基本PCB布局出發,探討PCB疊層在EMI輻射控制中的作用和設計技術。
印刷電路板電源母線
在IC引腳附近放置合理的電容可以使IC輸出電壓快速跳變。 然而,這并不是問題的結束。 由于電容器的頻率響應有限,電容器不可能在全頻段內產生干凈地驅動IC輸出所需的諧波功率。 另外,電源匯流處形成的瞬態電壓在去耦路徑中的電感兩端產生壓降,是主要的共模EMI干擾源。 我們應該如何解決這些問題呢?
解決電磁干擾問題的方法有很多。 現代EMI抑制方法包括:采用EMI抑制涂層、選擇合適的EMI抑制備件、EMI仿真設計等。本文從基本PCB布局出發,探討PCB疊層在EMI輻射控制中的作用和設計技術。
電源母排
在IC引腳附近放置合理的電容可以使IC輸出電壓快速跳變。 然而,這并不是問題的結束。 由于電容器的頻率響應有限,電容器不可能在全頻段內產生干凈地驅動IC輸出所需的諧波功率。 另外,電源匯流處形成的瞬態電壓在去耦路徑中的電感兩端產生壓降,是主要的共模EMI干擾源。 我們應該如何解決這些問題呢?
對于我們印刷電路板上的集成電路來說,集成電路周圍的電源層可以看作是一個很好的高頻電容器,它可以收集分立電容器泄漏的部分能量。 這些電容器提供高頻能量以實現清潔輸出。 另外,好的電源層電感小,電感合成的瞬態信號小,從而減少共模電磁干擾。
當然,印刷電路板的電源層與IC電源引腳之間的連接必須盡可能短,因為數字信號上升的速度越來越快。 最好直接去IC電源引腳所在的焊盤,這個會單獨討論。
為了控制共模EMI,電源層必須是一對設計良好的電源層,以幫助去耦并具有足夠低的電感。 有人可能會問,這有多好? 該問題的答案取決于電源層、層間數據和工作頻率(即 IC 上升時間的函數)。 一般電源層間距為6mil,3明治就是FR4數據。 電源層的等效電容約為每平方英寸75pF。 顯然,層間距越小,電容越大。
上升時間在100~300 ps之間的器件并不多,但按照目前集成電路的發展速度,上升時間在100~300 ps之間的器件將占很大比例。 對于上升時間為 100 至 300 PS 的電路,3 3mil 的層間距不再適合大多數應用。 當時需要采用層間距小于1mil的層技術,并用高介電常數數據替代FR4介質材料。 如今,陶瓷和陶瓷塑料可以滿足 100 至 300 PS 上升時間電路的設計要求。
盡管未來可能會引入新材料和方法,但對于當今常見的 1 至 3 ns 上升時間電路、3 至 6 mil 層間距和 FR4 介電數據而言,共模 EMI 可能非常低,這些數據通常足以處理高 消除諧波并將瞬態信號保持在足夠低的水平。 本文給出的 PCB 堆疊設計示例假設層間距為 3 至 6 mil。
PCB電磁罩
從信號走線的角度來看,一個好的分層策略應該是將所有信號走線放置在靠近電源層或接地層的一層或多層上。 對于電源來說,一個好的分層策略應該是電源層與接地層相鄰,并且電源層與接地層之間的距離盡可能小。 這就是我們所說的“分層”策略。
印刷電路板
PCB堆疊
哪些堆疊策略可以幫助屏蔽和抑制 EMI? 下面的分層疊加方案假設功率電流在單層上流動,并且單個電壓或多個電壓分布在同一層的不同部分。 稍后將討論多個電源層的情況。
4層印刷電路板
4層的設計存在幾個潛在的問題。 首先,即使信號層在外面,電源層和地平面在里面,電源層和地平面之間的間隙也太大。
如果成本要求是第一位的,可以考慮以下兩種方法來替代傳統的4層板。 兩者都可以提高 EMI 抑制效率,但前提是電路板上的元件密度足夠低,并且元件周圍有足夠的區域來放置所需的覆銅電源。
第一種是優選的方案,其中印刷電路板的外層是一層,中間層是信號/電源層。 信號層電源采用寬線連接,使得電源電流的路徑阻抗較低,信號微帶線的路徑阻抗也較低。 從 EMI 控制的角度來看,這是現有的最佳四層 PCB 結構。 第二種方案使用外層和中間層來遍歷信號。 與傳統4層板相比,改善較小,層間阻抗與傳統4層板一樣差。
如果要控制線路阻抗,上述堆疊方案將小心地將線路放置在電源和接地銅島下方。 另外,電源或地層上的銅島應盡可能緊密地互連,以保證直流和低頻連接。
6層印刷電路板
如果4層面板上的元件密度較高,最好使用6層面板。 但6層面板設計中的一些堆疊方案并沒有很好地覆蓋電磁場,對于降低電源總線的瞬態信號效果甚微。 下面討論兩個例子。
在第一個示例中,電源和地分別放置在第二層和第五層。 由于電源的覆銅阻抗較高,這對于共模EMI輻射的控制非常不利。 不過,從信號阻抗控制的角度來看,這種方法是非常正確的。
在第二個示例中,電源和地分別放置在第三層和第四層。 該設計解決了電源覆銅阻抗問題。 由于第一層和第六層的電磁掩模效果較差,因此增加了差模EMI。 如果外層兩層信號線數量最少,則線路長度很短(小于信號最大諧波波長的1/20)。 該設計解決了差模電磁干擾問題。 通過在外部非元件和非布線區域敷銅并將覆銅區域接地(每二十個波長一次)可以很好地抑制差模EMI。 如前所述,敷銅區域應與內部接地層的多個點相關聯。
一般的高性能6層設計通常將第一層和第六層鋪設到地層中,第三層和第四層通電和接地。 電源層與相鄰層之間有兩層中央雙微帶信號線,EMI抑制效果好。 這種設計的缺點是線路層只有兩層。 前面提到,如果外層較短,無線區域敷銅,則采用傳統的6。 層也可以實現同樣的堆疊。
另6層布局為信號、接地、信號、電源、接地、信號,可實現高級信號完整性設計所需的環境。 信號層與接地層相鄰,電源層與界面層配對。 顯然,其缺點是各層堆疊不均勻。
這通常會導致加工和制造中出現問題。 解決方案是用銅填充第 3 層中的所有空白區域。 如果第3層的銅密度接近電源層或地平面,則可以寬松地視為具有平衡結構的電路板。 填銅區域必須連接至電源或接地。 連接孔之間的距離仍然是波長的1/20,并不總是在任何地方連接。 連接,但最好是連接。
10層印刷電路板
由于層間絕緣隔離層非常薄,且電路板的第10層或第12層與各層之間的阻抗非常低,只要各層和堆疊沒有故障,就可以期望良好的信號完整性
然后
聯系
電話熱線
13410863085Q Q
微信
- 郵箱