PCB廠家講解PCB的布線原理

1. 一般規則

1.1 PCB上預先劃分了數字、模擬和DAA（數據存取布置）信號布線區域。

1.2 數字和模擬元件及相應接線應盡量分開，放置在各自的接線區域。

1.3 高速數字信號接線應盡可能短。

1.4 敏感模擬信號接線應盡可能短。

1.5 合理分配電源和地。

1.6 DGND、AGND 和場分離。

1.7 電源及關鍵信號接線應采用寬導線。

1.8 數字電路放置在并行總線/串行DTE接口附近，DAA電路放置在電話線接口附近。

2. 元件放置

2.1系統電路原理圖：

a) 劃分數字、模擬、DAA電路及相關電路；

b) 每個電路中劃分數字、模擬和混合數字/模擬元件；

c) 注意各IC芯片的電源和信號管腳的位置。

2.2 PCB板上數字、模擬、DAA電路的布線區域初步劃分（一般為2/1/1），數字、模擬元件及其相應布線在各自布線區域內的距離和限制為可能的。

注：當DAA電路占比較大時，其布線區會出現較多控制/狀態信號走線，可根據當地規定進行調整，如元件間距、高壓抑制、限流等。

2.3 初步劃分后，放置Connector和Jack的元件：

a) 連接器和插孔周圍預留插件位置；

b) 器件周圍應預留電源、地線空間；

c) 插座周圍預留相應插件的位置。

2.4 第一名混合器件（如Modem器件、A/D、D/A轉換芯片等）：

a) 確定元器件的放置方向，盡量使數字信號和模擬信號引腳面向各自的布線區域；

b) 將元件放置在數字和模擬信號接線區域的交界處。

2.5 放置所有模擬器：

a) 放置模擬電路元件，包括DAA電路；

b) 模擬器相互靠近，放置在包含TXA1、TXA2、RIN、VC、VREF信號走線的PCB一側；

c) 避免在TXA1、TXA2、RIN、VC、VREF信號線周圍放置高噪聲元件；

d) 對于串行 DTE 模塊，DTE EIA/TIA-232-E串行接口信號的接收器/驅動器應盡可能靠近連接器，并遠離高頻時鐘信號走線，以減少/避免在每條線上添加噪聲抑制器件，如扼流線圈和電容器。

2.6 放置數字元件和去耦電容：

a) 數字元件集中放置，減少布線長度；

b) 在IC的電源/地之間放置0.1uF的去耦電容，連接線盡量短，以降低EMI；

c) 對于并行總線模塊，組件彼此靠近連接器放置在邊緣，以滿足應用總線接口標準，例如ISA總線布線長度限制為2.5英寸；

d) 對于串行DTE模塊，接口電路靠近連接器；

e) 晶振電路應盡可能靠近其驅動器。

2.7 各區域的地線通常在一點或多點處連接0歐姆電阻或豆。

3.信號接線

3.1調制解調器信號布線中，易產生噪聲的信號線和易受干擾的信號線應盡可能遠離。 如果不可避免，應采用中性信號線進行隔離。

3.2 數字信號走線應盡量布置在數字信號走線區域；模擬信號接線盡量布置在模擬信號接線區域；（可提前放置隔離布線進行限制，防止布線走出布線區域）數字信號布線與模擬信號布線垂直，以減少交叉耦合。

3.3 使用隔離接線（通常是地）將模擬信號接線限制在模擬信號接線區域。

a) 模擬區隔離地線環繞模擬信號走線區，敷設在PCB板兩側，線寬50-100ml；

b) 數字區隔離地線敷設在PCB板兩側數字信號走線區周圍，線寬50-100mil，PCB板一側敷設200mil。

3.4 并行總線接口信號布線寬度>10mil（一般為12-15mil），如/HCS、/HRD、/HWT、/RESET。

3.5 模擬信號布線寬度>10mil（一般為12-15mil），如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。

3.6 所有其他信號走線應盡可能寬，走線寬度>5mil（一般為10mil），元件之間的走線應盡可能短（放置元件時應提前考慮）。

3.7 旁路電容到對應IC的走線寬度大于25mil，盡量避免使用過孔。

3.8 經過不同區域的信號線（如典型的低速控制/狀態信號）應通過一點（優選）或兩點隔離地線。 如果僅在一側走線，則隔離地線可以走至PCB的另一側，以跳過信號走線并保持連續。

3.9 高頻信號布線應避免90度角彎曲，應采用光滑圓弧或45度角。

3.10 高頻信號布線應減少過孔連接的使用。

3.11 所有信號接線應遠離晶振電路。

3.12 高頻信號布線應采用單根連續布線，避免從一點延伸出多段布線。

3.13 在DAA電路中，穿孔周圍（所有層）至少應保留60mil的空間。

3.14 清除接地回路，防止意外電流反饋影響電源。

4.電源

4.1確定電源連接關系。

4.2 在數字信號接線區域，使用10uF電解電容或鉭電容與0.1uF陶瓷貼片電容并聯，然后連接到電源/地。 在電源入口和 PCB 最遠端放置一個，以防止電源尖峰引起的噪聲干擾。

4.3 對于雙面板，在電路的同一層，兩側用寬度為200mil的電源布線環繞電路。 （另一面也要同樣進行數字化處理）

4.4 一般情況下先敷設電源電纜，后敷設信號電纜。

5. 接地

5.1 雙面板中，數字、模擬元件（DAA除外）周圍及下方未使用的區域填入數字地或模擬區域，每層相同區域連接在一起，不同層相同區域連接在一起。 通過多個過孔連接：Modem DGND 引腳連接數字地區域，AGND 引腳連接模擬地區域； 數字和模擬區域由直線間隙隔開。

5.2 四層板中，數字區和模擬區覆蓋數字和模擬元件（DAA除外）； Modem DGND 引腳連接數字地區域，AGND 引腳連接模擬地區域；數字和模擬區域由直線間隙隔開。

5.3 如果設計中需要EMI濾波器，需在接口插座端預留一定的空間，大部分EMI器件（Bead/電容）可放置在該區域； 未使用的區域應填滿土地，如有屏蔽殼也應與其連接。

5.4 各功能模塊的電源應分開。功能模塊可分為：并行總線接口、顯示、數字電路（SRAM、EPROM、Modem）和DAA等。各功能模塊的電源/地只能連接在電源/地的源點。

5.5 對于串行DTE模塊，采用去耦電容來降低電源耦合，對于電話線也可以這樣做。

5.6 地線通過點連接。如果可能的話，使用Bead；如果需要抑制EMI，允許在其他地方連接地線。

5.7 所有地線應盡可能寬地敷設，25-50mil。

5.8 所有IC電源/地之間的電容接線應盡可能短，且不得使用過孔。

6.晶振電路

6.1 所有連接晶振輸入/輸出端子（如XTLI、XTLO）的接線應盡可能短，以減少噪聲干擾和分布電容對晶振的影響。XTLO走線盡量短，彎曲角度不小于45度。（因為XTLO連接到上升時間快、電流大的驅動器）

6.2 雙面板內無地線層。晶振的電容地線應以盡可能寬的短線連接到器件上最靠近晶振的 DGND 引腳，并盡量減少過孔。

6.3 如有可能，晶體盒應接地。

6.4 在 XTLO 引腳和晶振/電容節點之間連接一個 100 歐姆電阻。

6.5 晶振電容的地直接連接Modem的GND引腳。請勿使用接地區域或接地走線連接電容器和Modem 的GND 引腳。

7. 采用EIA/TIA-232接口的獨立Modem設計

7.1 使用金屬外殼。 如需使用塑料外殼，應在內部粘貼金屬箔或導電材料以降低EMI。

7.2 每根電源線上放置相同型號的Choke。

7.3 元件應放置在一起并靠近EIA/TIA-232 接口的連接器。

7.4 所有EIA/TIA-232 設備均從電源點單獨連接到電源/地。 電源/地的來源點應為單板上的電源輸入端或穩壓芯片的輸出端。

7.5 EIA/TIA-232電纜信號地連接到數字地。

對于模擬信號，給出了更多詳細信息：

模擬電路的設計對于工程師來說是最麻煩、最致命的部分。 雖然數字電路和大規模集成電路的發展非常迅速，但是模擬電路的設計仍然是不可避免的，有時甚至無法被數字電路取代，比如RF射頻電路的設計！ 這里我們將模擬電路設計中應注意的問題總結如下。 有些純屬經驗性的，希望大家多多補充批評

(1)為了獲得穩定性好的反饋電路，通常需要在反饋環路外使用小電阻或扼流圈，為容性負載提供緩沖。

(2)積分反饋電路通常需要在每個積分電容上串聯一個大于10pF的小電阻(約560Ω)。

(3)反饋環路外不要使用有源電路來濾波或控制EMC的RF帶寬，而僅使用無源元件(最好是RC電路)。只有當運算放大器的開環增益大于閉環增益時，積分反饋方法才有效。在較高頻率下，積分電路無法控制頻率響應。

(4)為了獲得穩定的線性電路，所有連接必須采用無源濾波器或其他抑制方法(如光電隔離)進行保護。

(5)應使用EMC濾波器，IC相關濾波器應連接至本地0V參考平面。

(6)輸入輸出濾波器應放置在外部電纜的連接處。由于天線效應，任何沒有屏蔽系統的電線連接都應該被過濾。另外，采用數字信號處理或開關方式的轉換器的屏蔽系統內部的接線處也需要進行濾波。

(7)模擬IC的電源和地參考引腳需要高質量的射頻去耦，這一點與數字IC相同。然而，模擬IC通常需要低頻功率去耦，因為模擬元件的功率噪聲抑制比(PSRR)在高于1KHz時增加很少。 各運算放大器、比較器、數據轉換器的模擬電源接線應采用RC或LC濾波。 電源濾波器的轉角頻率應補償器件的PSRR轉角頻率和斜率，以便在整個工作頻率范圍內獲得所需的PSRR。

(8)對于高速模擬信號，根據連接長度和通信的最高頻率，需要采用傳輸線技術。 即使對于低頻信號，采用傳輸線技術也可以提高其抗干擾性能，但如果傳輸線匹配不正確就會產生天線效應。

(9)避免使用對電場非常敏感的高阻抗輸入或輸出。 _) (^$RFSW#$%T

(10)10由于大部分輻射是由共模電壓和電流產生的，并且由于環境中的電磁干擾大部分是由共模問題引起的，因此在模擬電路中采用平衡發射和接收（差模）技術將 具有良好的EMC效果，減少串擾。平衡電路（差分電路）驅動器不會使用0V參考系統作為返回電流環路，因此可以避免大電流環路，從而減少RF輻射。

(11)比較器必須具有遲滯（正反饋），以防止由于噪聲和干擾而導致錯誤的輸出轉換，并防止斷點處的振蕩。 不要使用比要求更快的比較器（將 dV/dt 保持在盡可能低的要求范圍內）。

(12)一些模擬IC對RF場特別敏感，因此常常需要使用安裝在PCB上并與PCB的地平面連接的小型金屬屏蔽盒來屏蔽此類模擬元件。 應注意保證其散熱條件。