高速FPGA電路板設計要點

在電路板設計中，為了最大限度地減少串擾，微帶線和帶狀線的布線可以遵循一些準則。 對于雙帶線布局，布線是在兩層內板上進行，兩側都有電壓參考平面。 此時，最好對與板相鄰的所有導體都采用正交布線技術，以便最大化兩個信號層之間的介質材料的厚度，最小化每個信號層與其相鄰參考平面之間的距離 ，并保持所需的阻抗。

微帶線或帶狀線布線指南

走線間距至少應為電路板布線層間介質層厚度的三倍； 最好提前使用模擬工具模擬其行為。為了最大限度地減少共模噪聲的影響，關鍵的高速網絡被差分拓撲取代。 在設計限制內，盡量匹配差分信號路徑的正負引腳。減少單端信號的耦合影響，留有適當的間距（走線寬度的三倍以上），或者在不同的板上走線（相鄰層相互正交）。 另外，使用仿真工具也是滿足間距要求的好方法。將信號終端信號之間的并行長度減少到最小。

同時轉換噪聲

當時鐘和I/O數據速率增加時，輸出跳變次數相應減少，信號路徑放電和充電期間的瞬態電流相應增加。 這些電流可能會導致板級地彈，即地電壓/Vcc瞬間上升/下降。 非理想電源的瞬間大電流會導致Vcc瞬時下降（Vcc drop或sag）。 以下是一些好的電路板設計規則，有助于減少這些同步轉換噪聲的影響。

將未使用的 I/O 引腳配置為輸出引腳，并以低電壓驅動它們以減少接地反彈。盡量減少同時轉換輸出引腳的數量，并使它們均勻分布在整個FPGA I/O部分。當不需要高邊沿速率時，FPGA 輸出選擇低轉換速率。Vcc插在多層板的接地面之間，以消除高速走線對各層的影響。將所有板層用于Vcc和接地可以最小化這些平面的電阻和電感，從而提供具有較低電容和噪聲的低電感源，并在與這些平面相鄰的信號層上返回邏輯信號。

預加重和平衡

最先進FPGA的高速收發器能力使其成為高效的可編程系統級芯片組件，同時也給電路板設計人員帶來了獨特的挑戰。 一個關鍵問題，特別是與布局相關的問題，是與頻率相關的傳輸損耗，這主要是由集膚效應和介電損耗引起的。 當高頻信號在導體表面（如PCB走線）傳輸時，由于導線的自感應，會產生集膚效應。 這種效應減少了導線的有效導電面積，削弱了信號的高頻成分。 介電損耗是由層間介電材料的電容效應引起的。 集膚效應與頻率的平方根成正比，而介電損耗與頻率成正比； 因此，介電損耗是高頻信號衰減的主要損耗機制。

數據速率越高，集膚效應和介電損耗越嚴重。 對于 1Gbps 系統，鏈路上信號電平的降低是可以接受的，但對于 6Gbps 系統則不然。 然而，目前的收發器都具有發射機預加重和接收機均衡功能，可以補償高頻通道的失真。 它們還可以增強信號完整性并放寬走線長度的限制。 這些信號調節技術可延長標準 FR-4 材料的使用壽命，并支持更高的數據速率。 由于 FR-4 材料中的信號衰減，當以 6.375Gbps 運行時，允許的走線長度僅限于幾英寸。 預加權和均衡功能可以將其擴展到40英寸以上。

一些高性能FPGA集成了可編程預加重和均衡功能，例如Stratix II GX器件，因此可以使用FR-4材料，放寬最大走線長度等布局限制，并降低電路板成本。 預加重功能可以有效改善信號的高頻成分。 Stratix II GX 中的 4 抽頭預加重電路可以減少信號分量的散射（從一位到另一位的空間擴展）。 預加重電路可提供最大500%的預加重，每個抽頭可根據數據速率、走線長度和鏈路特性優化至最多16級。

Stratix II GX 接收器包含增益級和線性均衡器，以補償信號衰減。 除了輸入增益級之外，該器件還允許電路板設計人員擁有最大 17dB 的均衡水平，可以使用 16 個均衡器級中的任意一個來克服電路板損耗問題。 均衡和預加重可以在音樂會環境中使用，也可以單獨使用以優化特定鏈接。

當系統運行時，或者當卡插入背板或其他機箱后進行配置時，設計人員可以更改 Stratix II GX FPGA 中的預加重和均衡級別。 這使系統設計人員能夠靈活地自動將預加重和均衡級別設置為預定值。 另外，這些值還可以根據單板插入機箱或背板的槽位動態確定。

EMI問題及調試

印刷電路板引起的電磁干擾與電流或電壓隨時間的變化以及電路的串聯電感成正比。 高效的電路板設計可以最大限度地減少 EMI，但可能無法完全消除它。 消除“入侵”或“熱”信號，并正確參考地平面來發送信號，也有助于降低 EMI。 最后，使用當今市場上常見的表面貼裝元件也是降低 EMI 的一種方法。