高速電路板設計方法專家解決方案第4部分

1.電路板設計與EMC！ 如果電路板設計時考慮EMC，肯定會增加成本。 如何在不承受太大成本壓力的情況下盡可能滿足EMC要求？ 謝謝。

專家解答：

PCB上EMC成本的增加通常是由于增加層數以增強屏蔽效果以及增加鐵氧體梁和扼流圈等高頻諧波抑制器件所致。 此外，通常還需要其他機構的屏蔽結構才能使整個系統通過EMC要求。 這里僅介紹幾種基于PCB設計技術來減少電路產生的電磁輻射效應的方法。

1、盡量選擇信號斜率慢的器件，以減少信號產生的高頻成分。

2、注意高頻元件的放置，不要離外部連接器太近。

3、注意高速信號、走線層及其回流路徑的阻抗匹配，減少高頻反射和輻射。

4、在每個器件的電源引腳上放置足夠且合適的去耦電容，以減輕電源層和地層上的噪聲。 特別注意電容器的頻率響應和溫度特性是否滿足設計要求。

 5、外部連接器附近的地可以與地層適當隔離，連接器附近的地可以與機箱地相連。

6、接地保護/搜尋走線可以在一些高速信號旁邊適當使用。 但是，我們應該注意保護/狩獵走線對布線特性阻抗的影響。

7、電源層比地層小20H，H為電源層與地層的距離。

2.多個數字/模擬接地。 當PCB中有多個數字/模擬功能塊時，傳統做法是將數字/模擬地分開并連接在一點上。 這樣一來，一塊PCB上的地就會被分成多塊，如何相互連接也是一個大問題。 然而，有人采取了另一種方法，即在保證數字/模擬信號分開布局且數字/模擬信號走線不交叉的情況下，不分割整個PCB板，將數字/模擬信號分開。 地板連接到該接地平面。 這是什么原因呢？ 請專家咨詢。

專家解答：

將D/A與地分開的原因是數字電路在高低電位切換時會在電源和地中產生噪聲。 噪聲的大小與信號的速度和電流有關。 如果沒有劃分地平面，并且數字區電路產生的噪聲較大且模擬區電路非常接近，即使數字和模擬信號不相交，模擬信號仍然會受到地噪聲的干擾。 也就是說，只有當模擬電路區域遠離產生較大噪聲的數字電路區域時，才可以使用數字模擬地不分割模式。 另外，數字信號和模擬信號的走線不能交叉的要求是，速度較快的數字信號的返回電流路徑會沿著走線下部附近的地面盡可能地返回到數字信號的源頭。 如果數字信號和模擬信號的走線交叉，則返回電流產生的噪聲將出現在模擬電路區域。

3.請介紹一下制作PCB的EDA軟件 通常Protel比較流行，市面上也有很多書籍。 請介紹一下Protel、PowerPCB、orCAD等軟件的優缺點及其應用場合。 謝謝。

專家解答：

我對使用這些軟件沒有太多經驗。 這里僅提供幾個方向進行比較：

1、用戶界面是否易于操作；

2、推線能力（此項與繞線機的強度有關）；

3、敷銅箔和編銅箔的難度；

4、路由規則的設置是否滿足設計要求；

5、組織結構圖接口類型；

6、零件庫是否易于創建、管理和調用；

7、檢查設計防錯能力是否完善；

3.PCB設計中的阻抗匹配 在高速PCB設計中，必須考慮阻抗匹配，以防止反射。 但由于PCB加工工藝限制了阻抗的連續性，仿真無法模仿。 原理圖設計時如何考慮這個問題？ 另外，不知道哪里有提供比較準確的IBIS模型庫。 我們從網上下載的庫大部分都不準確，這極大地影響了模擬的參考性。

專家解答：

在設計高速PCB電路時，阻抗匹配是設計要素之一。 阻抗值與走線方式有絕對的關系。 例如，在表層（微帶）或內層（條帶/雙帶）行走時，與參考層（電源層或地層）的距離、走線寬度、PCB材料等都會影響特性阻抗 路由的值。 也就是說，只有接線后才能確定阻抗值。 通用仿真軟件由于所使用的線路模型或數學算法的限制，無法考慮一些不連續阻抗線路。 這時可以在原理圖上只保留一些終端電阻（如串聯電阻），以減輕阻抗布線不連續的影響。 真正解決問題的根本是避免布線時阻抗不連續。

IBIS模型的準確性直接影響仿真結果。 基本上IBIS可以看作實際芯片I/O緩沖器等效電路的電氣特性數據，一般可以從SPICE模型轉換而來（也可以使用測量，但有很多限制）。 SPICE數據與芯片制造具有絕對的關系，因此不同芯片制造商提供的同一器件的SPICE數據是不同的，轉換后的IBIS模型中的數據也會相應地有所不同。 也就是說，如果使用A廠商的設備，只有他們才能提供其設備的準確型號數據，因為沒有人比他們更清楚他們的設備是通過什么工藝制造的。 如果廠家提供的IBIS不準確，根本的解決辦法就是不斷要求廠家改進。

4.高速PCB設計中的EMC和EMI問題 在設計高速PCB時，我們使用的軟件只是檢查設定的EMC和EMI規則。 設計者應該考慮哪些方面？ 規則如何制定？ 我使用 CADENCE 的軟件。

專家解答：

一般EMI/EMC設計時要同時考慮輻射和傳導，前者屬于頻率較高的部分（>30MHz），后者屬于頻率較低的部分（<30MHz），因此，我們不能只關注輻射和傳導。 高頻忽略低頻.

一個好的EMI/EMC設計必須考慮到元件的位置、PCB堆疊的排列、重要在線連接的方式以及布局開始時元件的選擇。 如果事先沒有更好的安排，事后解決就會事倍功半，增加成本。比如時鐘發生器的位置盡量不要靠近外部連接器，高速 信號應盡量走內層，并注意參考層的特性阻抗匹配和連續性，以減少反射，器件推送的信號斜率應盡可能小，以減少高 -頻率成分，選擇去耦/旁路電容時，要注意其頻率響應是否滿足要求，以降低電源層噪聲。另外，要注意高頻信號電流的返回路徑，盡量減少環路面積（ 即環路阻抗盡可能小）以減少輻射

高頻噪聲的范圍也可以通過分層來控制。最后，正確選擇PCB和外殼之間的底盤接地。