PCB布線時，經常會遇到布線穿過一個區域時，由于該區域的布線空間有限，不得不使用更細的線。 穿過該區域后，線條將恢復到原來的寬度。 布線寬度的變化會引起阻抗變化，從而產生反射，影響信號。 什么情況下可以忽略這種影響，什么情況下必須考慮它的影響？ 與這種影響有關的因素有三個：阻抗變化的幅度、信號的上升時間和信號在窄線上的時間延遲。

首先，討論阻抗變化的幅度。 許多 PCB 電路的設計要求反射噪聲小于電壓擺幅的 5%（這與信號上的噪聲預算有關）。 根據反射系數公式：

ρ=（Z2-Z1）/（Z2+Z1）=△Z/（△Z+2Z1）≤5%

阻抗的近似變化率可按下式計算：△Z/Z1≤10%

大家可能知道，PCB上阻抗的典型指標是+/- 10%，這是根本原因。

如果阻抗只改變一次，比如當線寬從 8mil 變成 6mil，線寬保持 6mil 時，阻抗變化必須小于 10% 才能滿足信號在突變時反射噪聲的噪聲預算要求 不超過電壓擺幅的 5% 這有時很難做到。 以FR4板上的微帶線為例，我們來計算一下。 如果線寬為8mil，則線與參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。 線寬變為6mil時，特性阻抗變為54.2歐姆，阻抗變化率達到20%，反射信號的幅值必然超標。 至于對信號的影響，還與信號上升時間和信號從驅動端到反射點的延遲有關。 但至少這是一個潛在的問題。 幸運的是，這個問題可以通過阻抗匹配端接來解決。

如果阻抗變化兩次，比如線寬從8mil變成6mil，拉出2cm后又變回8mil，那么2cm長6mil寬的線兩端就會產生反射。 首先，阻抗變大，引起正反射。 然后，阻抗變小，引起負反射。 如果兩次反射之間的間隔足夠短，兩次反射可能會相互抵消，從而減少影響。 假設傳輸信號為1V，0.2V在第一次正向反射中反射回來，1.2V繼續向前傳輸，-0.2*1.2=0.24V在第二次反射中反射回來。 假設 6mil 線極短，兩次反射幾乎同時發生，則總反射電壓僅為 0.04V，小于 5% 的噪聲預算要求。 因此，這種反射是否影響信號以及影響的程度取決于阻抗變化的時間延遲和信號上升時間。 研究和實驗表明，只要阻抗變化處的時間延遲小于信號上升時間的 20%，反射信號就不會造成問題。 如果信號上升時間為1ns，阻抗變化處的時間延遲小于0.2ns對應1.2in，反射不會造成問題。 也就是說，在這種情況下，如果6mil寬的電纜長度小于3cm，是沒有問題的。

當PCB布線寬度發生變化時，應根據實際情況仔細分析，看是否有影響。 需要關注三個參數：阻抗變化有多大，信號上升時間有多長，線寬變化的頸部有多長。 按上述方法粗略估算，適當留一定余量。 如果可能，盡量縮短頸部的長度。

需要指出的是，在實際的PCB加工中，參數不可能像理論中那么準確。 理論可以為我們的PCB設計提供指導，但不能照搬，也不能教條。 畢竟，這是一門實踐科學。 估算值應根據實際情況適當修改后再用于設計。