PCB 設(shè)計(jì)中導(dǎo)致 PCB 信號(hào)完整性問(wèn)題的 9 個(gè)因素

對(duì)于設(shè)計(jì)人員來(lái)說(shuō)，避免 PCB 中的信號(hào)完整性問(wèn)題是一項(xiàng)極其復(fù)雜的任務(wù)。 它需要深入了解信號(hào)完整性設(shè)計(jì)規(guī)則和技術(shù)。 隨著更快邏輯系列的推出，設(shè)計(jì)人員已經(jīng)意識(shí)到簡(jiǎn)單的 PCB 布局無(wú)法滿足信號(hào)完整性要求。

高速設(shè)計(jì)具有特殊的信號(hào)完整性問(wèn)題，如果處理不當(dāng)，可能會(huì)讓您頭疼。 始終建議工程師考慮一些最好的 PCB 設(shè)計(jì)服務(wù)，以最大限度地減少早期設(shè)計(jì)周期中的信號(hào)完整性問(wèn)題，從而避免昂貴的設(shè)計(jì)迭代。

在此過(guò)程中，我們將提供有關(guān)以下主題的更多見(jiàn)解：

• PCB 中的信號(hào)完整性如何？
  

• PCB 信號(hào)完整性要求

• 導(dǎo)致 PCB 信號(hào)完整性問(wèn)題的 9 個(gè)因素

• PCB 中的信號(hào)完整性如何？

信號(hào)完整性 (SI) 表示信號(hào)無(wú)失真?zhèn)鞑サ哪芰Α?/strong> 

信號(hào)完整性就是通過(guò)傳輸線的信號(hào)質(zhì)量。 當(dāng)信號(hào)從驅(qū)動(dòng)器傳播到接收器時(shí)，它可以測(cè)量信號(hào)衰減量。 在較低頻率下，這個(gè)問(wèn)題并不是主要問(wèn)題，而是當(dāng)PCB運(yùn)行在較高速度和較高頻率（>50MHz）時(shí)需要考慮的重要因素。 在高頻狀態(tài)下，應(yīng)同時(shí)關(guān)注信號(hào)的數(shù)字和模擬方面。

傳輸介質(zhì)對(duì)信號(hào)完整性的影響。

當(dāng)信號(hào)從驅(qū)動(dòng)器傳輸?shù)浇邮掌鲿r(shí)，它不會(huì)保持不變，任何最初發(fā)送的信號(hào)都會(huì)在接收時(shí)出現(xiàn)不同程度的失真。 信號(hào)失真是由阻抗不匹配、反射、振鈴、串?dāng)_、抖動(dòng)和地彈引起的。 設(shè)計(jì)人員的主要目標(biāo)應(yīng)該是盡量減少這些因素，使原始信號(hào)能夠以最小的失真到達(dá)目的地。 還需要特別注意保持信號(hào)質(zhì)量并控制其對(duì)電子電路的不利影響。

PCB 信號(hào)完整性要求

當(dāng)我們?cè)赑CB中遇到信號(hào)完整性問(wèn)題時(shí)，它可能無(wú)法按預(yù)期工作。 它可能以一種不可靠的方式工作——有時(shí)它不起作用。它可能在原型階段有效，但在批量生產(chǎn)中常常失敗。在實(shí)驗(yàn)室可以工作，但在現(xiàn)場(chǎng)不能可靠運(yùn)行；它在舊的生產(chǎn)批次中有效，但在新的生產(chǎn)批次中無(wú)效，以此類推。

• 它變形，即它的形狀從所需的形狀發(fā)生變化

• 有害的電子噪聲會(huì)疊加在信號(hào)上，從而降低其信噪比（S/N）

• 它會(huì)對(duì)板上的其他信號(hào)和電路產(chǎn)生有害噪聲

  
  

在以下情況下，PCB 被認(rèn)為具有必要的信號(hào)完整性：

• 里面的所有信號(hào)都不會(huì)失真

• 其設(shè)備和互連不易受外部電氣噪聲和周圍其他電氣產(chǎn)品的電磁干擾（EMI）影響，其性能達(dá)到或超過(guò)監(jiān)管標(biāo)準(zhǔn)

• 根據(jù)或優(yōu)于監(jiān)管標(biāo)準(zhǔn)，它不會(huì)在與其連接或附近的其他電路/電纜/產(chǎn)品中產(chǎn)生、引入或輻射 EMI。

• 導(dǎo)致 PCB 信號(hào)完整性問(wèn)題的 9 個(gè)因素

• PCB 中信號(hào)完整性問(wèn)題的最重要原因可能是信號(hào)上升時(shí)間較快。 當(dāng)電路和設(shè)備工作在中低頻、中等上升和下降時(shí)間時(shí)，很少會(huì)出現(xiàn)由PCB設(shè)計(jì)引起的信號(hào)完整性問(wèn)題。 然而，當(dāng)我們?cè)诟撸ㄉ漕l和更高）頻率下工作時(shí)，信號(hào)上升時(shí)間會(huì)短得多。 因此，PCB設(shè)計(jì)帶來(lái)的信號(hào)完整性成為一個(gè)非常大的問(wèn)題。

• 減少上升時(shí)間對(duì)于信號(hào)完整性至關(guān)重要。

導(dǎo)致PCB信號(hào)完整性下降的因素：

一般來(lái)說(shuō)，快速的信號(hào)上升時(shí)間和高信號(hào)頻率會(huì)增加信號(hào)完整性問(wèn)題。 為了分析，我們可以將各種信號(hào)完整性問(wèn)題分為以下幾類：

1、線路阻抗不受控制造成信號(hào)衰減

網(wǎng)絡(luò)上的信號(hào)質(zhì)量取決于信號(hào)跡線及其返回路徑的特性。 線路運(yùn)行過(guò)程中，如果信號(hào)遇到線路阻抗的變化或不均勻，就會(huì)發(fā)生反射，造成振鈴和信號(hào)失真。而且，信號(hào)上升時(shí)間越快，線路阻抗不受控制的變化所引起的信號(hào)失真就越大。 我們可以通過(guò)以下方法減少或消除線路阻抗的變化，以盡量減少反射引起的信號(hào)失真：

• 確保信號(hào)線及其返回路徑充當(dāng)具有統(tǒng)一受控阻抗的統(tǒng)一傳輸線。

• 信號(hào)返回路徑放置在信號(hào)層附近作為均勻平面。

• 確保受控阻抗信號(hào)線的源阻抗和接收器阻抗匹配

2. 其他阻抗不連續(xù)性導(dǎo)致的信號(hào)衰減

阻抗不連續(xù)會(huì)導(dǎo)致振鈴和信號(hào)失真。前面提到，信號(hào)在傳輸過(guò)程中如果遇到阻抗不連續(xù)，就會(huì)受到反射，導(dǎo)致振鈴和信號(hào)失真。 在下列條件之一下，將出現(xiàn)線路阻抗的不連續(xù)性：

• 當(dāng)信號(hào)在其路徑中遇到過(guò)孔時(shí) 。

• 當(dāng)信號(hào)分裂成兩條或多條線時(shí)。

• 當(dāng)信號(hào)返回路徑平面遇到不連續(xù)性時(shí)，例如將線根連接到信號(hào)線時(shí)平面出現(xiàn)裂紋。

• 當(dāng)線根與信號(hào)線連接時(shí)。 

• 當(dāng)信號(hào)線從源端開(kāi)始時(shí)。 

• 當(dāng)信號(hào)線終止于接收端時(shí)。 

• 當(dāng)信號(hào)和返回路徑連接到連接器引腳時(shí)。

而且，信號(hào)上升時(shí)間越快，由阻抗不連續(xù)性引起的信號(hào)失真就越大。 我們可以通過(guò)以下方法盡量減少線路阻抗不連續(xù)造成的信號(hào)失真：

通過(guò)使用更小的通孔和 HDI PCB 技術(shù)，可以最大限度地減少由通孔和通孔樁引起的不連續(xù)性的影響。

減少走線存根的長(zhǎng)度。 當(dāng)信號(hào)在多個(gè)位置使用時(shí)，路由以菊花鏈方式完成，而不是多分支分支。 源端和接收端終端電阻正確。 使用差分信號(hào)和緊密耦合的差分對(duì)，它們受信號(hào)返回路徑平面中的不連續(xù)性的影響要小得多。 確保在發(fā)生不連續(xù)的連接器處，信號(hào)線應(yīng)盡可能短，信號(hào)返回路徑應(yīng)盡可能寬。

3. 傳播延遲導(dǎo)致的信號(hào)衰減

信號(hào)從信號(hào)源傳輸?shù)?PCB 上的接收器所需的時(shí)間有限。信號(hào)延遲與信號(hào)線的長(zhǎng)度成正比，與特定 PCB 層上的信號(hào)速度成反比。 如果數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)總體延遲不匹配，它們將在不同時(shí)間到達(dá)接收器進(jìn)行檢測(cè)，從而導(dǎo)致信號(hào)傾斜； 過(guò)度偏斜會(huì)導(dǎo)致信號(hào)采樣錯(cuò)誤。隨著信號(hào)速度越來(lái)越高，采樣率也越來(lái)越高，允許的偏轉(zhuǎn)也越來(lái)越小，這樣就更容易產(chǎn)生偏轉(zhuǎn)帶來(lái)的誤差。

提示：信號(hào)延遲匹配（主要是走線長(zhǎng)度匹配）可以最大限度地減少一組信號(hào)線的偏轉(zhuǎn)。

4、信號(hào)衰減導(dǎo)致的信號(hào)衰減

由于傳導(dǎo)線電阻（由于集膚效應(yīng)在較高頻率下增加）和介電材料損耗因數(shù)Df造成的損耗，信號(hào)在PCB電路上傳播時(shí)會(huì)受到衰減的影響。 這兩種損耗隨著頻率的增加而增加，因此信號(hào)的高頻成分會(huì)比低頻成分受到更大的衰減； 這會(huì)降低信號(hào)帶寬，進(jìn)而因信號(hào)上升時(shí)間的增加而導(dǎo)致信號(hào)失真； 如果信號(hào)上升時(shí)間過(guò)長(zhǎng)，會(huì)導(dǎo)致數(shù)據(jù)檢測(cè)錯(cuò)誤。

提示：當(dāng)信號(hào)衰減是重要考慮因素時(shí)，需要選擇正確類型的低損耗高速材料并適當(dāng)控制布線幾何形狀，以最大限度地減少信號(hào)損耗。

5. 串?dāng)_噪聲引起的信號(hào)衰減

信號(hào)線或返回路徑平面上的快速電壓或電流轉(zhuǎn)換可能會(huì)耦合到相鄰信號(hào)線，從而導(dǎo)致相鄰信號(hào)線上產(chǎn)生有害信號(hào)串?dāng)_和開(kāi)關(guān)噪聲。 由于導(dǎo)線之間的互電容和互感而發(fā)生耦合。 通過(guò)增加導(dǎo)線之間的空間可以減少這種相互電容和電感耦合。 根據(jù)經(jīng)驗(yàn)，該空間應(yīng)為布線寬度的三倍 (3W)。 像往常一樣，更快的上升時(shí)間信號(hào)會(huì)產(chǎn)生更多的串?dāng)_和開(kāi)關(guān)噪聲。

串?dāng)_和開(kāi)關(guān)噪聲可以通過(guò)以下方式降低：

• 增加相鄰信號(hào)線路之間的間隔。 使信號(hào)返回路徑盡可能寬且均勻如統(tǒng)一平面，避免分離的返回路徑。

• 使用低介電常數(shù)的PCB材料。 

• 使用差分信號(hào)和緊密耦合的差分對(duì)，它們本質(zhì)上受串?dāng)_的影響較小。

6、電源和地面分布網(wǎng)絡(luò)引起的信號(hào)衰減

電源和接地軌或路徑或平面的阻抗非常低，但阻抗不為零。 當(dāng)輸出信號(hào)和內(nèi)門開(kāi)關(guān)狀態(tài)時(shí)，流過(guò)電源和接地軌/路徑/平面的電流將發(fā)生變化，導(dǎo)致電源和接地路徑中的電壓下降。 這將降低器件電源和接地引腳之間的電壓。 在這種情況下，頻率越高，信號(hào)轉(zhuǎn)換時(shí)間越快，線路切換狀態(tài)的數(shù)量越多。