1、PCB板設計如何選擇？

PCB板設計的選型必須在滿足設計要求和大機型的PCB生產及成本之間取得平衡。 設計要求包括電氣和機構兩部分。 在設計超高速印刷電路板（頻率大于 GHz）時，這個材料問題通常更為重要。 例如現在普遍使用的FR-4材料，由于其在幾千MHz頻率下的介電損耗，對信號衰減影響很大，可能不適用。 就電而言，應注意介電常數和介電損耗是否適合設計頻率。

2、如何避免高頻干擾？

避免高頻干擾的基本思想是盡量減少高頻信號電磁場的干擾，即串擾。 可以拉大高速信號和模擬信號的距離，或者在模擬信號旁邊加地線保護/穿梭。 還應注意數字地對模擬地的噪聲干擾。

3、如何解決高速設計中的信號完整性問題？

信號完整性基本上是 PCB 阻抗匹配的問題。 影響阻抗匹配的因素包括信號源結構和輸出阻抗、路由特性阻抗、負載端特性、路由拓撲等，解決方法是端接和調整路由拓撲。

4、差分配線是如何實現的？

差分對布線有兩點需要注意。 首先，兩條線的長度要盡可能長。 另一種是兩條線之間的距離（由差分阻抗決定）要保持恒定，即平行。 有兩種平行的方式。 一種是兩條線并排走在同一條線上，一種是兩條線走在相鄰層（上下）。 前者一般采用多種方式并行實現。

5、如何實現單路輸出時鐘信號線的差分分配線？

只有當信號源和接收端都是差分信號時，使用差分配線才有意義。 因此，只有一個輸出的時鐘信號不能使用差分分配線嗎？

6、接收端差分對之間可以加匹配電阻嗎？

接收端差分線對之間通常加上匹配電阻，其值應等于差分阻抗值。 這樣，信號質量會更好。

7、為什么差分對的走線要緊并平行？

差分對的布線應適當閉合并平行。 所謂適當的方法是因為這個間距會影響差異嗎？ 差分阻抗的值是設計差分對的重要參數。 為了保持差分阻抗的一致性，還需要并聯。 如果兩條線遠或近，差分阻抗會不一致，影響信號完整性和時序延遲。

8、如何處理實際PCB布線中的一些理論沖突：

1.基本上，模擬/數字的劃分和隔離是正確的。 需要注意的是，信號走線盡量不要越過護城河，電源和信號的回流路徑不要變得過大。

2.晶振是一種模擬正反饋振蕩器。 為了獲得穩定的振蕩信號，必須滿足環路增益和相位的規范。 模擬信號的振蕩規格容易受到干擾。 即使加了接地保護線，也不一定能完全隔離干擾。 另外，如果距離太遠，地平面上的噪聲也會影響正反饋振蕩電路。 因此，晶振與芯片的距離必須盡可能近。

3. 誠然，高速PCB布線與電磁干擾要求之間存在很多沖突。 但其基本原理是由于電磁干擾或鐵氧體磁珠引起的電阻和電容增加，導致信號的某些電氣特性不符合規范。 因此，最好通過PCB板的布線和層壓設計來解決或減少電磁干擾問題。 例如，內部高速信號布線。 最后使用電阻電容或者鐵氧體磁珠來減少對信號的破壞。

9、如何解決高速信號手動接線與自動接線的矛盾？

大多數具有更強大布線軟件的自動布線器現在都對布線方法和過孔數量進行了限制。 每個EDA公司的繞線引擎能力和約束設置項有時差別很大。 例如是否有足夠的約束來控制蛇形路徑，是否可以控制差分對的走線間距等等。 這會影響到自動布線的布線方式是否符合設計者的想法。 此外，手動調整接線的難度與上弦引擎的能力絕對相關。 比如走線的推進能力，通孔的推進能力，甚至走線對鍍銅層的推進能力。 因此，解決的辦法是選擇繞線機能力強的繞線器。

10、關于試件

測試樣品用于測量設計用于生產的pcb板的特性阻抗是否滿足時域反射計的設計要求。 通常，要控制的阻抗包括單線和差分對。 因此，測試樣品上走線的線寬和距離（帶差分對）應與待控線相同。 最重要的是測量時接地點的位置。 為了減小接地線的電感，TDR探頭的接地位置通常非常靠近信號測量位置（探頭尖端），因此測試樣品上信號測量點與接地點之間的距離和模式 應與所用探頭一致。